`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/08/26 14:14:48
// Design Name: 
// Module Name: ddr4_user
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module ddr4_user#(
    parameter   DDR4_DATA_WIDTH = 16,
    parameter   DDR4_ADDR_WIDTH = 32,
    parameter   USER_DATA_WIDTH = 128,
    parameter   AXI_MM_BURST_LEN = 64,
    parameter   DDR4_CAPASITY = 32'h4000_0000
)(







);


    
endmodule
